| プログラムカウンタ（PC） |
次に実行する命令のアドレスを保持 |
| 命令レジスタ（IR） |
現在実行中の命令を保持 |
| アキュムレータ（ACC） |
ALUと直接連携し、演算結果を保持 |
| 状態レジスタ（FR） |
演算結果の状態（ゼロ、キャリー、負）を保持 |
| スタックポインタ（SP） |
スタックの最上位アドレスを保持 |
| スタック |
後入れ先出し（LIFO）のデータ構造 |
| push / pop |
スタックへの格納／取り出し操作 |
| レジスタ |
CPU内部の高速な記憶装置 |
| PC（プログラムカウンタ） |
次の命令アドレスを保持 |
| IR（命令レジスタ） |
現在実行中の命令を保持 |
| ALU（演算装置） |
加算・論理演算を行う |
| アキュムレータ |
演算結果の一時保管先 |
| 命令実行サイクル |
Fetch → Decode → Operand Fetch → Execute の繰り返し |
| ALU |
Arithmetic Logic Unit：演算装置 |
| CU |
Control Unit：制御装置 |
| ノイマン型 |
プログラム内蔵＋逐次制御 |
| アドレス |
メモリ上のデータの位置番号 |
| ノイマンボトルネック |
メモリ転送がCPU性能を制約する現象 |
| LCD |
Liquid Crystal Display（液晶表示装置） |
| ハーバード型 |
命令とデータを別メモリに格納する方式 |
| ジャイロセンサー |
回転・角速度を検出し姿勢を安定化 |
| 加速度センサー |
加速度・重力方向を検知 |
| サーミスタ |
温度変化を抵抗値変化で検知 |
| フォトトランジスタ |
光の強さを検出 |
| ポテンショメーター |
位置・角度を検出する可変抵抗 |
| アクチュエーター |
電気信号を物理動作に変換する装置 |
| フィードバック制御 |
センサーの値で出力を自動調整する |
| XOR/EOR |
排他的論理和（異なれば1） |
| 2の補数 |
反転＋1で負数表現 |
| パリティビット |
通信誤り検出用ビット |
| SoC |
システムを1チップ化 |
| SIP |
複数チップを1パッケージ化 |
| FPGA |
回路を後から書き換え可能 |
| HDL |
回路記述用の言語 |
| センサー |
状態を取得 |
| アクチュエーター |
動作を実行 |
| フィードバック制御 |
出力結果をもとに再調整する制御 |
| XOR（EOR） |
排他的論理和（異なれば1） |
| AND |
共に1なら1 |
| OR |
どちらかが1なら1 |
| NOT |
反転 |
| マスクパターン |
必要なビットを1にしたフィルター |
| パリティビット |
誤り検出用ビット |
| 即値アドレス指定 |
オペランドに値そのものを記述 |
| 直接アドレス指定 |
オペランドに実際のアドレスを記述 |
| 間接アドレス指定 |
オペランドの値がアドレスを指す |
| インデックスアドレス指定 |
オペランド＋インデックスレジスタ値 |
| ベースアドレス指定 |
オペランド＋ベースレジスタ値 |
| 相対アドレス指定 |
オペランド＋プログラムカウンタ値 |
| 実効アドレス（有効アドレス） |
実際にアクセスするメモリアドレス |
| ビッグエンディアン |
上位バイトから順に格納（通信） |
| リトルエンディアン |
下位バイトから順に格納（Intel系） |
| キャッシュメモリ |
主記憶とCPUの速度差を埋める中間記憶 |
| ヒット率 |
キャッシュにデータが存在する確率 |
| コヒーレンシー |
主記憶とキャッシュ内容の一致状態 |
| ライトスルー |
同時書き込みで常に一致（遅い） |
| ライトバック |
キャッシュのみ書込みで高速（同期必要） |
| 平均アクセス時間 |
(ヒット率 × キャッシュ時間) + ((1 − ヒット率) × 主記憶時間) |
| ダイレクトマッピング |
1対1対応方式（単純・衝突あり） |
| フルアソシアティブ |
任意配置可能（柔軟・高コスト） |
| セットアソシアティブ |
セット内選択型（実用的） |
| メモリインターリーブ |
主記憶を複数バンクに分けて並列アクセス |
| ミス率 |
1 − ヒット率 |
| 平均アクセス式 |
(R × X) + ((1 − R) × Y) |
| システムバス |
CPU・メモリ・I/O間を接続する主要バス |
| パラレルバス |
複数ビットを同時転送（高速化難） |
| シリアルバス |
1ビットずつ直列転送（高速化容易） |
| DMA |
CPUを介さずI/Oとメモリ間で転送 |
| チャンネル制御 |
専用I/Oプロセッサで制御 |
| PCIe |
現行の標準拡張バス。シリアル通信 |
| IDE / ATA |
内蔵HDD接続規格（旧） |
| SCSI |
多目的接続規格（デイジーチェーン） |
| USB |
標準接続規格。ホットプラグ＆PnP対応 |
| IEEE 1394 |
映像・家電向け高速接続 |
| SATA |
HDD/SSD接続規格（シリアルATA） |
| IrDA |
赤外線通信（短距離） |
| Bluetooth |
無線通信（中距離・汎用） |
| USB転送方式 |
アイソクロナス／インタラプト／バルク |
| プリエンプション (Preemption) |
実行中のタスクからCPU使用権を奪うこと |
| ノンプリエンプション |
一度CPUを得たタスクは完了まで実行する |
| ディスパッチ |
レディ状態からラン状態に移す操作 |
| スケジューラ |
CPU割当順序を決定するプログラム |
| 仮想記憶 |
実際のメモリ容量より大きく使えるように見せる仕組み |
| ページテーブル |
仮想アドレスと実アドレスの対応表 |
| ページフォールト |
必要なページが実メモリに存在しない状態 |
| ページイン／アウト |
ページを実記憶に出し入れする処理 |
| スラッシング |
ページ入れ替えが頻発して処理が進まない状態 |